נושא הפרוייקט

מספר פרוייקט מחלקה שמות סטודנטים אימייל שמות מנחים

אפקטי התיישנות בטרנזיסטורי CMOS 65nm

Aging effects in CMOS 65nm devices

תקציר בעיברית

רקע :העלייה המתמדת בשימוש מעגלים מעורבים ובפרט מעגלים מבוססי טכנולוגיית CMOS עבור אפליקציות תדר גבוה, מעוררת עניין רב סביב האמינות והתנהגות של טכנולוגיית הCMOS.



מטרה: מטרת הפרוייקט היא לאפיין רכיבי NMOS 65nm לאורך תהליך התיישנות מבוקר, מודל התנהגותי לרכיבים הללו יבנה על בסיס המידע שנאסף ויושווה לחקר קודם בנושא. המודל יוצע ככלי עזר עבור מתכנני מעגלים אשר יוכלו להשתשמש בכדי להבטיח את ביצועי מערכת לאורך חיי המוצר.



שיטה מוצעת: במסגרת הפרוייקט נמדדה כמות גדולה של כרטיסים המורכבים ממספר מגברים תחת אותה טמפרטורה, אך עומסי מתח ותדרים שונים , הפרוייקט יבחן איך מתח, זרם, הספק מוצא, הגבר והספק רוויה השתנו לאורך זמן במגברי הספק.



תוצאות: תוצאות המחקר מראות כי רוב ההתיישנות התרחשה בשעות הראשונות, הזנת תדר והספק גבוההים בכניסת המגברים גרמו להאצה בתהליך ההתיישנות של הטרנזיסטורים וקיים קשר ישיר בין נקודת הרוויה של התיישנות הטרנזיסטורים לרמת העומס בו עמדו.



מסקנות: הפרויקט מדגיש את חשיבותה של הבנת רכיבי NMOS 65nm תחת השפעות ההתיישנות, ומציע מודל התנהגותי בו יוכלו מתככני המעגלים להשתמש על מנת לחזות תופעות התיישנות בשלב התכנון.



מילות מפתח : 65nm NMOS, מודל התנהגותי, תופעת התיישנות, ירידה בביצועים, RF, מגברי הספק.

תקציר באנגלית

Background: The increasing use of integrated circuits, particularly CMOS technology for high-end mm-wave applications, has sparked interest in understanding the long-term behavior and reliability of CMOS devices.



Aim: This project aims to characterize NMOS 65nm devices during the aging process, build a behavioral model based on the collected data, and compare it to previous research. The model will be proposed as a tool for designers to anticipate the aging process in their designed power amplifiers and ensure performance throughout the product life cycle.



Method used: The proposed method involves testing several typical chips under the same temperature but different stresses (bias voltage input + RF signal input) and frequencies. The study examines how voltage, current, output power, gain and saturation power change over time in a power amplifier.



Results: The results indicate that most of the aging effects occur in the early stages. Higher frequency and RF input levels accelerate Ids degradation, and the degradation's saturation point correlates with the stress level.



Conclusion: The study highlights the importance of understanding CMOS device aging effects for long-term performance. The proposed behavioral model provides valuable insights for designers to predict the aging process in power amplifiers, enabling them to maintain performance throughout the product life cycle.



Key words: 65nm NMOS, aging effects, behavioral model, power amplifiers, degradation in performance, RF.