נושא הפרוייקט
מספר פרוייקט
מחלקה
שמות סטודנטים
אימייל
שמות מנחים
שיפור ביצועי מכם עי DDS מקבילי
Radar Performance Enhancement Using Parallel-DDS
תקציר בעיברית
רכיב משמעותי במערכת מכ"ם הוא המעורר (Exciter), היוצר את אות ה-LFM (אות בו קצב השינוי של הפאזה בזמן משתנה באופן לינארי לאורכו) הדרוש לפעולת מערכת המכ"ם. במערכות מכ"ם, ככל שרוחב הסרט גדול יותר, ניתן לזהות אובייקטים קטנים יותר. לכן, מערכות מכ"ם חדישות מצריכות רוחב סרט הולך וגדל. כיום אפנון האות מבוצע באופן דיגיטלי על ידי מנגנון עיבוד אותות בתוך ה-FPGA, ואז מומר לאות אנאלוגי על ידי רכיב DAC העובד בתדר גבוה. מנגנון זה הינו טורי, ולכן התדר הדגימה מוגבל לתדר השעון של המערכת המוכתב מהתדר המקסימלי ומצריכת ההספק של ה-FPGA. מטרת פרויקט זה היא לבחון מספר שיטות להגברת קצב הדגימה על ידי ממימוש של מנגנון DDS המייצר את דגימות ה-LFM באופן מקבילי. המערכת שתוכננה מספקת רוחב הסרט המקסימלי גדל בכפי 4, ותדר השעון הדרוש עבור רוחב סרט נתון קטן פי 4 ביחס למערכת הטורית. התוצאות שהתקבלו עמדו בכל דרישות הפרויקט, ואף עלו על הציפיות שהוגדרו בתחילתו בכל פרמטר.
תקציר באנגלית
The Exciter, a vital component of radar systems, plays a crucial role in generating the required LFM signal for radar operation. The detection capability of radar systems is directly influenced by the bandwidth, as narrower bandwidths limit the detection of smaller objects. Consequently, modern radar systems necessitate wider exciter bandwidths. Signal generation occurs digitally through a Digital Signal Processing (DSP) mechanism implemented in a Field Programmable Gate Array (FPGA), followed by analog signal conversion using a high-speed Digital-to-Analog Converter (DAC). However, the sequential nature of the FPGA-based signal generation restricts the sampling frequency to the system clock's frequency, determined by FPGA's clock frequency and power consumption. To achieve a wider LFM signal, a higher sampling frequency becomes essential. This project focuses on exploring various methods to enhance the sampling frequency by employing a parallel Direct Digital Synthesis (DDS) implementation. The developed system achieves a maximum sampling rate four times greater than the sequential system while utilizing only a quarter of the clock speed required by the sequential system for a given bandwidth. The project's results fulfill all the initial requirements and surpass the specified parameters in all tested aspects.