נושא הפרוייקט
מספר פרוייקט
מחלקה
שמות סטודנטים
אימייל
שמות מנחים
תכנון דיגיטלי של PLL ברזולוציה גבוהה ללא שעון חיצוני
Self Oscillating HR-ADPLL in 180nm CMOS process
תקציר בעיברית
יחידת חוג נעילת מופע הינה תת מודול קריטית במערכות חשמליות מודרניות שתפקידה לייצר אות מוצא מתכוונן ביחס לאות בכניסה. פרויקט זה מתמקד בתכנון דיגיטלי לחלוטין של יחידת חוג נעילת מופע בעלת יכולת נעילה ברזולוציה גבוהה ושגיאה ממוצעת של 2%. נעשה שימוש בתיאור שפות חומרה וירידת עד לרמת השער הלוגי (שימוש בתיקייה של תאים סטנדרטיים) וכלים אוטומטיים, בתכנון זה אין שימוש כלל במודולים אנלוגיים או תלות בשעון חיצוני. מודול זה בעלת יכולת להתנדנד באופן עצמאי ומבוסס מתנד טבעתי מתכוונן הנשלט ע"י בקרה המבוססת ע"י מכונת מצבים סופית. התוצאות המתקבלות של הרכיב עומדות בדרישה של מודול דיגיטלי לחלוטין וללא תלות בשעון החיצוני, בנוסף מראות שיעור שגיאה ממוצע של מתחת ל0.5%, הרכיב בעל שטח של 383µm x 500µm. אחת המסקנות שניתן להסיק בפרויקט זה היא הקשר הישיר בין כמות החומרה הנדרשת במתנד (דרישה ליותר מסלולים) לבין השגיאה אותה אנו מוכנים לספוג.
תקציר באנגלית
The Phase-Locked Loop (PLL) is a critical sub-module in modern power management platforms, generating adjustable output signals based on an input reference signal. This project aims to design all-digital PLL with high-resolution lock-in capabilities, achieving an average error rate of 2%. Utilizing hardware description languages (HDL) with vendor standard cells and automated tools, the design eliminates analog components and external clock dependencies. The PLL incorporates a self-oscillator and a programmable ring oscillator controlled by a Finite State Machine (FSM) controller. Experimental results demonstrate successful achievement of the desired goals, with an average error rate below 0.5%. Operating without external clocks or analog components, the compact PLL measures 383µm x 500µm. Minimizing error necessitates incorporating multiple paths in the Digitally Controlled Oscillator (DCO), increase hardware and chip size. Thus, a direct relationship exists between error tolerance and hardware quantity.