נושא הפרוייקט
מספר פרוייקט
מחלקה
שמות סטודנטים
אימייל
שמות מנחים
ממיר אות אנלוגי לדיגיטלי בהספק נמוך 10 ביט SAR בטכנולוגיית 180 ננומטר
Low power 10bit SAR ADC in 180nm CMOS Process
תקציר בעיברית
פרויקט זה נותן מענה לצורך ההולך וגובר בממירים אנלוגיים-דיגיטליים (ADC) בעלי דיוק גבוה וצריכת הספק נמוכה, שהינם מכריעים בהמרה של כמויות פיזיקליות לאותות דיגיטליים לצורכי חישוב. ה-ADC המוצע, שנבנה בארכיטקטורת SAR משלב בין בקר דיגיטלי שניתן לסנתוז מלא עם בלוקים אנלוגיים שמומשו בטכנולוגיית CMOS 180nm בעזרת Virtuoso. הרכיב מצליח לעמוד בדרישות מחמירות של צריכת הספק בשיעור של 7μW, רזולוציה של 10 סיביות ורוחב פס אופטימלי, עם מטריקת ביצועים, Figure of Merit, של 8 fJ/Conv. רכיבי המפתח, לדוגמה מתג הבוטסטראפ למעגל הדגימה, תוכננו בקפידה כדי למזער צריכת הספק תוך שמירה על ליניאריות מצוינת וכיסוי של טווח מתחים של 0-5V. בנוסף הרכיב שלנו משלב משווה דינמי דו-שלבי ברזולוציית 120μV כדי לשפר את היעילות והדיוק של המערכת. בקר דיגיטלי מתוכנת בעזרת שפת תיאור חומרה מבטיח מעקב יציב אחר הקלט, ומחזק את היעילות והחדשנות הכוללת של תכנון ה- ADC שלנו. לסיכום, פרויקט זה מציע פתרון רובסטי המתמודד עם האתגרים הנוכחיים בתכנון ADC על ידי יצירת איזון בין יעילות אנרגטית לביצועים.
תקציר באנגלית
This project is a response to the growing need for high-accuracy, low-power analog-to-digital converters (ADCs), pivotal in the conversion of physical quantities into computationally manageable digital signals. The proposed ADC, built on the Successive Approximation Register (SAR) architecture, pairs a fully synthesizable digital controller with analog blocks in 180nm CMOS technology. The design achieved a power consumption of 7μW, a 10-bit resolution, and an optimal bandwidth, with a Figure of Merit (FoM) of 8 fJ/Conv. Key components like a bootstrap switch for the sample circuit have been meticulously designed to minimize power consumption while maintaining excellent linearity and full rail-to-rail swing. Our solution incorporates a two-stage dynamic comparator with a 120μV resolution to bolster operational efficiency. A precisely programmed digital controller ensures accurate input tracking, reinforcing our ADC design's overall efficiency and innovation. This project offers a robust solution addressing current challenges in ADC design by balancing energy efficiency and performance.